PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-134546

(43)Date of publication of application: 18.05.2001

(51)Int.CI.

GO6F 15/177 G06F 11/20 GO6F 12/16 GO6F 15/16

(21)Application number: 11-314813

(71)Applicant: NEC CORP

(22)Date of filing:


05.11.1999

(72)Inventor: KISHIDA YUICHI

(54) FAULT PROCESSING METHOD OF MULTIPROCESSOR SYSTEM

PROBLEM TO BE SOLVED: To improve the reliability and availability of a multiprocessor system, wherein cells including memories and more than one processor are mutually connected by an interconnecting network by preventing a fault from being propagated if the fault occurs to one cell in the operation of the multiprocessor system.

SOLUTION: A cell 400 which detects a fault when accessing a memory 300 sends a fault report to a service processor 600. The service processor 600 broadcasts the received fault report to all cells 40 by returning it as a command temporarily stopping cell operation through hardware to instantaneously stop all the cells 400 form operating. Then the service processor 600 gathers information needed for fault analysis from the respective cells 400 to analyze the fault, disconnects a suspicious cell logically from the system and reconstitutes the system, and resets the temporary stop state of the respective cells to carry on the operation of the system.



LEGAL STATUS

[Date of request for examination]

10.10.2000

[Date of sending the examiner's decision of rejection]

03.09.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-134546

(P2001 - 134546A)

(43)公開日 平成13年5月18日(2001.5.18)

(51) Int.Cl. ⁷		識別記号	F I	テーマコード(参考)
G06F	15/177	678	G06F 15/177	678A 5B018
		672		672H 5B034
	11/20	310	11/20	310K 5B045
	12/16	3 1 0	12/16	3 1 0 C
	15/16	640	15/16	6 4 0 A
			審査請求 有	請求項の数4 OL (全 11 頁)

(21)出願番号

特願平11-314813

(22)出顯日

平成11年11月5日(1999,11.5)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 岸田 裕一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100088959

弁理士 境 廣巳

Fターム(参考) 5B018 GA06 KA02

5B034 BB11 BB15 CC01 DD04

5B045 BB04 HH01 JJ09 JJ37 JJ38


JJ45 JJ46 JJ48

(54) 【発明の名称】 マルチプロセッサシステムの障害処理方法

(57)【要約】

【課題】 各々メモリと1つ以上のプロセッサを含む複数のセルが相互結合網によって相互に接続されたマルチプロセッサシステムの運用中に或るセルで障害が発生した時、その障害の伝搬を未然に防止し、システムの信頼性、可用性を向上させる。

【解決手段】 メモリ300 のアクセス時に障害を検出したセル400 は、サービスプロセッサ600 へ障害報告を送出する。サービスプロセッサ600 は、受信した障害報告を、セル動作を一時停止する指令としてハードウェア的に折り返して全セル400 にブロードキャストすることで、全セル400 の動作を瞬時に停止させる。その後サービスプロセッサ600 は、各セル400 から障害解析に必要な情報を収集して障害解析を行い、被疑セルを論理的にシステムから切り離してシステムを再構成し、各セルの一時停止状態を解除し、システムの運用を続行させる。



1

【特許請求の範囲】

【請求項1】 各々メモリと1つ以上のプロセッサを含む複数のセルが相互結合網によって相互に接続され、且つ、各セルとサービスプロセッサとが接続されたマルチプロセッサシステムの障害処理方法において、

前記メモリを含む共有資源のアクセス時に障害を検出し たセルからサービスプロセッサへ障害報告を送出するス テップと、

障害報告を受信したサービスプロセッサが全セルの動作 を瞬時に停止させるステップとを含むことを特徴とする マルチプロセッサシステムの障害処理方法。

【請求項2】 サービスプロセッサは、障害報告の受信時に直ちに全セルに対して動作の一時停止を指令することを特徴とする請求項1記載のマルチプロセッサシステムの障害処理方法。

【請求項3】 サービスプロセッサは、受信した障害報告を、セル動作を一時停止する指令としてハードウェア的に折り返して全セルにブロードキャストすることを特徴とする請求項1または2記載のマルチプロセッサシステムの障害処理方法。

【請求項4】 全セルの動作を一時停止させた後、サービスプロセッサが各セルから障害解析に必要な情報を収集して障害解析を行うステップと、

障害解析後、サービスプロセッサが被疑セルを論理的に システムから切り離してシステムを再構成するステップ と、

システム再構成後、サービスプロセッサが各セルの一時 停止状態を解除してシステムの運用を続行させるステップとを、更に含むことを特徴とする請求項1、2または 3記載のマルチプロセッサシステムの障害処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマルチプロセッサシステムの障害処理方法に関し、より具体的には、各々メモリ及び1台以上のプロセッサを含む複数のセルを相互結合網によって相互に接続したマルチプロセッサシステムの障害処理方法に関する。

[0002]

【従来の技術】並列計算機の一種に、メモリ及び少なくとも1台のプロセッサを含むセルを複数備え、これら複数のセルをクロスバ網などの高速な相互結合網によって相互に接続したクラスタ計算機と呼ばれるマルチプロセッサシステムがある。この種のマルチプロセッサシステムではセル単位でシステム構成を変更でき、またセル単位で個別のマルチプロセッサシステム(ノード)として独立して運用することができる。

【0003】クラスタ計算機の利点の1つは価格性能比に優れていることである。例えば個々のセルとして廉価だが処理能力の高いワークステーションを使用した場合、大型計算機をはるかに凌ぐ価格性能比が得られる。

また他の利点は、共有メモリを物理的に1箇所に集中配置する集中共有メモリ型の並列計算機に比べ、システム規模の拡大が容易なことである。更に他の利点は、各々のノードはそれ専用のオペレーティングシステムの制御の下に1つの計算機として独立している為、異なるジョブを別々のノードで実行させたり、1つのジョブを並列プログラムとして同時に複数のノードで実行させたりするなど、多様なジョブ処理形態を取り得ることである。このため、クラスタ計算機は、多種多様のクライアントからの要求に対して迅速な対応が望まれ、また高性能、高信頼性、高可用性が求められるサーバなどに利用される。なお、このようなクラスタ計算機に関する文献としては、例えば特開平8-305677号公報がある。

【0004】クラスタ計算機は、共有メモリをセル単位 ごとにローカルメモリとして分散配置した分散共有メモ リ型並列計算機ではあるが、共有メモリ型計算機の一種 であるため、プロセッサ間通信モデルは共有メモリモデ ルに従う。つまり、各セルのプロセッサは、アクセス先 のメモリ領域が物理的にどのセルに割り当てられている 20 かの認識はなく、通常のメモリアクセス操作によりアド レス指定で直接的に共有メモリをアクセスすることで、 セル間の通信を実現する。具体的には、自セルで発生し たメモリアクセス要求が自セルに実装されたメモリに対 するアクセスであるときは、自セルのメモリにメモリア クセス要求が転送され、アクセス結果がメモリアクセス 元に通知される。他方、自セルで発生したメモリアクセ ス要求が他セルに実装されたメモリに対するアクセスで あるときは、相互結合網を通じて他セルにメモリアクセ ス要求が転送されて他セルにおいてメモリがアクセスさ 30 れ、そのアクセス結果が相互結合網を通じて要求元のセ ルに戻され、そして、メモリアクセス元に通知される。 [0005]

【発明が解決しようとする課題】このようにクラスタ計 算機は、セル単位で個別のマルチプロセッサシステム (ノード) として独立して運用できる等の優れた長所を 有するが、各セルが相互結合網によって相互に接続さ れ、共有メモリモデルに従ったプロセッサ間通信を行う ため、或るセルで障害が発生した場合、その障害が他の セルに伝搬する危険性が高い。例えば、或るセルに実装 されたメモリの或る領域に訂正不可能なメモリ障害が発 生した場合、一般に計算機を構成する主記憶であるメモ リに訂正不可能な誤りが発生したというハードウェア障 害は極めて重度の高い障害であるため、その領域をアク セスしたセルは、たとえそのメモリ領域が他セルに実装 されているメモリであってもシステム停止障害要因とな る。このとき、当該メモリ領域を他のセルが次々とアク セスすると、残りのセルにおいてもシステム停止障害要 因が発生する。このため、最悪時には全セルにシステム 停止障害要因が発生し、システム全体がダウンする事態 50 を招くこともある。他にも、不正なアドレスを他セルが

ラーや障害を引き起こす場合もある。

アクセスすることによってセル間でエラーが伝搬したり、或る1つの障害やエラーが原因となって更に別のエ

【0006】このため、クラスタ計算機の運用中において或るセルでエラーや障害が発生した場合、そのセル間の伝搬を速やかに防止する必要があるが、それに有効な技術は未だ提案されていないのが現状である。それ故、障害の伝搬により被疑セルを特定できなかったり、被疑セルの切り離し、システムの再構成が不可能になる事態を招いていた。

【0007】本発明はこのような事情に鑑みて提案されたものであり、その目的は、システム運用中に或るセルで障害が発生した場合にその障害の伝搬を未然に防止し得るマルチプロセッサシステムの障害処理方法を提供することにある。

【0008】また本発明の別の目的は、システムの信頼性、可用性を向上させることができるマルチプロセッサシステムの障害処理方法を提供することにある。

[0009]

【課題を解決するための手段】本発明は、各々メモリと 1つ以上のプロセッサを含む複数のセルが相互結合網に よって相互に接続され、かつ、各セルとサービスプロセッサとが接続されたマルチプロセッサシステムの障害処理方法において、前記メモリを含む共有資源のアクセス 時に障害を検出したセルからサービスプロセッサへ障害 報告を送出するステップと、障害報告を受信したサービスプロセッサが全セルの動作を瞬時に停止させるステップとを含むことを特徴とする。より具体的には、サービスプロセッサは、障害報告の受信時に直ちに全セルに対して動作の一時停止を指令する。好ましくは、受信した 障害報告を、セル動作を一時停止する指令としてハードウェア的に折り返して全セルにプロードキャストする。

【0010】また、本発明は、全セルの動作を一時停止させた後、サービスプロセッサが各セルから障害解析に必要な情報を収集して障害解析を行うステップと、障害解析後、サービスプロセッサが被疑セルを論理的にシステムから切り離してシステムを再構成するステップと、システム再構成後、サービスプロセッサが各セルの一時停止状態を解除してシステムの運用を続行させるステップとを、更に含むことを特徴とする。

【0011】このように本発明にあっては、メモリや入出力装置などの共有資源のアクセス時に、或るセルにおいて訂正不可能なメモリ障害や不正なアドレスに対するアクセス等の障害が検出されると、そのセルからサービスプロセッサへ障害報告が出され、この障害報告を受信したサービスプロセッサが全セルの動作を瞬時に停止させるため、障害がセル間で伝搬するのを未然に防止することができる。そして、全セルの動作を一時停止させた後、障害解析に必要な情報の収集と解析を行って被疑セルを特定し、被疑セルを論理的にシステムから切り離し

てシステムを再構成した後、各セルの一時停止状態を解

除してシステムの運用を続行させることで、システムの 信頼性、可用性を向上させることができる。

[0012]

【発明の実施の形態】次に本発明の実施の形態の例について図面を参照して詳細に説明する。

【0013】図1を参照すると、本発明を適用したマルチプロセッサシステムの一例は、複数のセル400をネットワーク(相互結合網)500により相互接続するこ10とにより構成される。ここで、システムは4つのセル400を有するものとし、それぞれのセル400はそれぞれ4つのプロセッサ200およびメモリ(メモリコントローラを含む)300と、セル制御回路100を有するものとする。但し、この数はシステムの要求に応じて任意に設定することができる。また、各セル400は専用線700によってサービスプロセッサ600に接続されている。

【0014】メモリ300は、各セル400に分散して存在しており、プロセッサ200から見ると、自セル内のメモリと他セルのメモリとが存在することになる。しかし、プロセッサ200はアクセス先のメモリ領域が物理的にどのセルに割り当てられているかの認識はなく、通常のメモリアクセス操作によりアドレス指定で直接的にメモリ200をアクセスする。即ち、プロセッサ間通信モデルは共有メモリモデルに従う。この共有メモリモデルをサポートしているのが、本実施例ではセル制御回路100である。

【0015】図2を参照すると、各セル内のセル制御回路100は、アドレスレジスタ110と、アドレス解決 テーブル120と、ライト保護フラグ130と、セル番号レジスタ141と、アクセス種別レジスタ142と、比較器150と、論理積回路160とを含んでいる。

【0016】アドレス解決テーブル120は、システム の立ち上げ時にサービスプロセッサ600により初期設 定される。このアドレス解決テーブル120により、各 セルに分散して存在するメモリ300はアドレスが重複 **,しない単一のメモリ空間に構成される。プロセッサ20** 0が要求したメモリアドレスは、アドレス解決テーブル 120を索引することにより、どの物理セルへのアクセ 40 スかが判明する。アドレス解決テーブル120は、複数 のエントリを有し、アドレスレジスタ110に保持され たプロセッサ200またはネットワーク500からのア ドレスの中のモジュールアドレス111により索引され る。各エントリは、有効ビット121、セル番号122 及びセル内モジュール番号123を保持する。有効ビッ ト121は、当該エントリが有効か否かを指示する。例 えば"0"であれば有効でなく、"1"であれば有効で あることを指示する。セル番号122は、当該アドレス に相当するメモリモジュールが存在するセルの番号を表 50 示する。セル内モジュール番号123は、当該アドレス

に相当するメモリモジュールがセル内の何れのメモリ300であるかを表示する。セル内モジュール番号123とモジュール内アドレスオフセット112とを繋げたものがセル内アドレス191となる。

【0017】 ライト保護フラグ130は、他のセルからのアクセスがライトであった場合にそのライトを許可するか否かを指示する。例えば、"0"のときは他のセルからのライトを許容するが、"1"のときは他のセルからのライトは許容せずにアクセス例外とする。

【0018】セル番号レジスタ141は、アクセスリクエストを発行したプロセッサ200の存在するセルのセル番号を格納するためのレジスタである。アクセス種別レジスタ142はアクセスリクエストの種別を表す。例えば、"1"の場合にライトを意味する。比較器150は、セル番号レジスタ141の内容とアドレス解決テーブル120から読み出したセル番号122とを比較する。論理積回路160は、アドレス解決テーブル120の有効ビット121が有効を示し、アクセス種別がライトであり、ライト保護フラグ130がライトを許容せず、且つ、アドレス解決テーブル120から読み出したセル番号122がセル番号レジスタ141の値と一致しない場合に、アドレス例外発生信号161を出力する。【0019】次に、プロセッサ200によるメモリアク

【0020】図1から図3を参照すると、プロセッサ200からメモリアクセスがあると、モジュールアドレス111によってアドレス解決テーブル120を索引する(図3のステップS1)。その結果、有効フラグ121が無効を示していれば(ステップS2)、当該アクセスは存在しないアドレスにされたものであるとしてアドレス不在例外とする。また、他のセルに存在するメモリアドレスであることが判明すると(ステップS3)、ネットワーク500を介して当該他のセルでアクセスが行われる。また、自セルに存在するメモリアドレスであれば、自セル内の該当するメモリモジュールにアクセスする(ステップS4)。

セス時の動作について説明する。

【0021】また、他のセルからアクセスがあった場合、そのアクセスがライトでなければ(ステップS7)、自セルの場合と同様に該当するメモリモジュールにアクセスする(ステップS4)。これに対し、他のセルからのアクセスがライトの場合にはライト保護フラグ130をチェックし(ステップS8)、他のセルからのライトを許容する旨を指示していれば該当するメモリモジュールにアクセスし(ステップS4)、他のセルからのライトを許容しない旨を指示していればアクセス例外とする。

【0022】該当メモリモジュールにアクセスした結果、例えばパリティエラーや訂正不可能なメモリ障害が発生した場合(ステップS5)、専用線700を介してサービスプロセッサ600に障害報告を送出する(ステ

6 ップS6)。アドレス不在例外、アクセス例外が発生し

た場合も、専用線700を介してサービスプロセッサ600に障害報告を送出する(ステップS6)。

【0023】次に、障害報告を受けたサービスプロセッサ600の動作を説明する。

【0024】図4を参照すると、障害報告を受けたサー ビスプロセッサ600は全てのセル400の処理を直ち に一時停止させる(ステップS11)。その実施例を図 5に示す。図5を参照すると、各セル400から出され た障害報告を伝達する信号線701はサービスプロセッ サ600内のプロセッサ601の割り込み端子に接続さ れると共に、折り返し回路602を構成する論理和回路 603の入力端子にも接続されている。また論理和回路 603の出力は、各セル400の各部に対して動作を一 時停止すべき指令を伝達する信号線702に接続されて いる。これによって、信号線701に障害報告が出され ると、瞬時に全セルに対してセル動作を一時停止する指 令が信号線702によってプロードキャストされる。ま た、プロセッサ601は信号線702によって起こる割 20 り込みによって障害報告を認識でき、また、信号線70 2の状態を制御することにより、一時停止の指令を解除 することができる。なお、専用線700を構成する他の 信号線群703は、サービスプロセッサ600がシステ ムの初期設定、構成変更時の設定、セルまたはノードの 切り離し、組み込み時の設定、障害情報の採取などに使 用する信号線群である。

【0025】サービスプロセッサ600は、次に、停止 状態の全てのセル400から、障害解析に必要な各種の 情報 (例外発生アドレス,障害発生アドレス、例外や障 30 害の種類、一時停止直前に発行されたトランザクション の情報、プロセッサの内部レジスタ情報など)を障害情 報として採取し (ステップS12)、どのような障害が どのセルで発生したか、その障害の影響範囲などを調べ る障害解析を行う(ステップS13)。そして、障害の 起因であるセル(被疑セル)を特定すると、被疑セル及 びそのセルを含むノードを運用から切り離してシステム が運用可能かを判断し(ステップS14)、可能であれ ば被疑セル及びそのセルを含むノードをシステムから論 理的に切り離し (ステップS15)、残りのセルでシス テムを再構成する (ステップS16)。そして、構成変 更の設定が終了しシステムが被疑セル及び被疑ノード無 しで運用できる状態になると、セル400に対する一時 停止の指令を解除する (ステップS17)。これによ り、システムは被疑セル及び被疑ノードが切り離された 状態で運用を再開する。他方、被疑セル及び被疑セルを 含むノード以外に正常なノードが残っていない場合な ど、被疑セル及びそのセルを含むノードを運用から切り 離すとシステムの運用が不可能になる場合は、ステップ S15~S17の処理はスキップする。この場合、シス 50 テムは停止したままとなる。

20

【0026】次に本実施の形態の具体例について説明す

【0027】4つのセル400(\$0~\$3とする)の アドレス解決テーブル120の設定を図6のようにした 場合、図7のメモリ構成が実現される。図7において、 実線部分は各セルに物理的に搭載されたメモリである。 ここでは全セルが同量のメモリを備えると仮定している が、実際は同じでなくて良い。また、縦軸はそれぞれの セルから見たメモリアドレスを示し、全ノードとも0番 地から始まる空間を持つと仮定している。

【0028】このメモリ構成では、セル\$0とセル\$1 が対象型マルチプロセッサ構成の独立したコンピュータ を構成し、2つで1つのノード#0として、セル\$2 (ノード#2)、セル\$3(ノード#3)とともに図8 に示されるような3ノードのクラスタ計算機を構成す る。ノード#0においては、セル\$0の物理メモリ全部 とセル\$1のメモリモジュールx0からx2の合計7モ ジュールが、ローカルメモリとしてセル\$0及びセル\$ 1から共通にアクセスできるように構成されている。セ ル\$1のメモリモジュールx3は、クラスタ共有メモリ (通信エリア) としてノード間で共有されている。ま た、セル\$2及びセル\$3のメモリモジュールx0から x 2 は、それぞれのノードのローカルメモリにマップさ れ、互いに独立である(セル固有メモリ)。一方、セル \$2のメモリモジュールx8とセル\$3のメモリモジュ ールx9の2モジュールが共有通信エリアに設定されて いる。

【0029】この図6の設定の場合、ライト保護フラグ 130は、特定のセル (同じノードを構成するセル) か らのライトアクセスを許容するよう設定される。

【0030】次に、図8乃至図11を参照して、本実施 例における障害処理の具体例を説明する。

【0031】図8において、ノード#0のセル\$1の或 るプロセッサ200が、同じノード#0のセル\$0のメ モリモジュール x 3 に対してメモリアクセス要求を出し たとすると、その要求は矢印aに示すルートで処理され て、セル\$0においてメモリモジュールx3がアクセス される。このとき、メモリモジュールx3で例えば訂正 不可能なメモリ障害が発生したとすると、それを検出し たセル\$0からサービスプロセッサ600に障害報告が 出される(図8のb)。この障害報告はハードウェア的 に折り返され、一時停止指令として全セル\$0~\$3に 伝達される(図8のc)。これによって、全セル\$0~ \$3はその動作を一時停止する。その後、サービスプロ セッサ600は、全セル\$0~\$3から障害情報を採取 し(図9のd)、障害解析を行う。そして、セル\$1か らのメモリアクセス要求時に同じノード#0のセル\$0 のメモリモジュール x 3に訂正不可能なメモリ障害が発 生したこと、その影響はノード#0内に限られることを 判別し、被疑セル\$0を含むノード#0をシステムから

切り離し、ノード#2、#3だけで運用を続ける。 【0032】他方、図10において、ノード#2のセル \$2の或るプロセッサ200が、ライト保護がなされて いるノード#0のセル\$1におけるメモリモジュールx 7に対してライトアクセスを行った場合(図10の a) 、セル\$1においてアクセス例外が発生し、セル\$ 1からサービスプロセッサ600に障害報告が出される (図10のb)。この障害報告はハードウェア的に折り 返され、一時停止指令として全セル\$0~\$3に伝達さ 10 れる(図10のc)。これによって、全セル\$0~\$3 はその動作を一時停止する。その後、サービスプロセッ サ600は、全セル\$0~\$3から障害情報を採取し (図11のd)、障害解析を行う。そして、ノード#2 のセル\$2から、ライト保護されているノード#0のセ ル\$1のメモリモジュールx7にライトアクセスが行わ れたことによりアクセス例外が発生したこと、その影響 はノード#2内に限られることを判別し、被疑セル\$2 を含むノード#2をシステムから切り離し、ノード# 0、#3だけで運用を続ける。

【0033】以上の実施の形態では、各セル内のプロセ ッサ200とメモリ300とがセル制御回路100を介 して接続される構成を採用したが、図12に示されるよ うに、プロセッサ200とメモリ300とがプロセッサ バス801で接続される構成であっても良い。この場 合、セル制御回路100と同機能を有するディレクトリ 802をプロセッサバス801に接続する。また、以上 の実施の形態では、各セルに入出力コントローラを含め なかったが、図12に示されるように入出力コントロー ラ803がプロセッサバス801に接続されていても良 30 い。この場合、入出力コントローラ803に対するアク セスもメモリ300と同じように行われる。つまり、各 プロセッサ200は入出力コントローラが物理的にどの セルに割り当てられているかの認識なく、通常の入出力 操作によりアドレス指定で直接的に入出力コントローラ をアクセスすることで、セル間の通信を実現する。具体 的には、ディレクトリ802は、自セルで発生したI/ ○要求が自セルに実装された入出力コントローラに対す るものであるときは、自セルの入出力コントローラに I /〇要求を転送し、結果を要求元に通知する。他方、自 セルで発生したI/O要求が他セルに実装された入出力 コントローラに対するものであるときは、相互結合網を 通じて他セルに I / O要求を転送し、他セルにおいて入 出力コントローラがアクセスされ、その結果が相互結合 網を通じて要求元のセルに戻され、そして、要求元に通 知される。

[0034]

【発明の効果】以上説明したように本発明によれば、シ ステム運用中に或るセルで障害が発生した場合にその障 害の伝搬を未然に防止することができる。その理由は、 障害が発生した時、その報告を受けたサービスプロセッ

10

サが全セルの動作を瞬時に停止させるからである。

【0035】また本発明によれば、システムの信頼性、 可用性を向上させることができる。その理由は、サービ スプロセッサが、全セルの動作を一時停止させた後、障 害解析に必要な情報の収集と解析を行って被疑セルを特 定し、被疑セルを論理的にシステムから切り離してシス テムを再構成した後、各セルの一時停止状態を解除して システムの運用を続行させるからである。

【図面の簡単な説明】

- 【図1】本発明を適用したマルチプロセッサシステムの 10 一例を示すプロック図である。
- 【図2】セル制御回路の実施例のブロック図である。
- 【図3】本発明の実施の形態における動作を説明するた めの流れ図である。
- 【図4】サービスプロセッサの動作を説明するための流 れ図である。
- 【図5】障害報告を受けたサービスプロセッサが全セル を直ちに一時停止させる実施例のブロック図である。
- 【図6】アドレス変換テーブルの設定例を示す図であ る。

.

【図7】メモリ構成の一例を示すメモリマップである。


【図8】本発明を適用したマルチプロセッサシステムに おける障害処理の具体例の説明図である。

- 【図9】本発明を適用したマルチプロセッサシステムに おける障害処理の具体例の説明図である。
- 【図10】本発明を適用したマルチプロセッサシステム における障害処理の具体例の説明図である。
- 【図11】本発明を適用したマルチプロセッサシステム における障害処理の具体例の説明図である。
- 【図12】本発明を適用したマルチプロセッサシステム の別の例を示すブロック図である。


【符号の説明】

- 100…セル制御回路
- 200…プロセッサ
- 300…メモリ
- 400…セル
- 500…ネットワーク
- 600…サービスプロセッサ
- 700…専用線

20




【図2】



【図3】 【図4】 閉始 √S 11 アドレス解決テーブル索引 全セルを一時停止 √ S 12 アドレス不在 有効フラグ 障害情報の収集 S 13 رم Νo 自セルか 他セルへ 障害解析 Yes 他セルから Νo 運用可能 Νo Yes / S 15 障害セルを含むノード Yes の切り離し Νo ライト保護 S 16 کر S 4 ر システム再構成 該当メモリモジュールに アクセス S 17 مر アクセス例外 セルの一時停止を解除 Νo 障害発生 Yes 終了 サービスプロセッサに陣害報告 終 了


【図5】




[図6]

0	1	0	0	0	1	0	0	0	1	2	0	0	1	3	0
1	1	0	1	1	1	0	1	1	1	2	1	1	1	3	1
2	1	0	2	2	1	0	2	2	1	2	2	2	1	3	2
3	1	0	3	3	1	0	3	3	0	-	_	3	0	_	
4	1	1	0	4	1	1	0	4	0		_	4	0	_	
5	1	1	ı	5	1	1	1	5	0	_	_	5	0		-
6	ı	1	2	6	1	1	2	6	0	_	_	6	0		1
7	_	1	3	7	1	1	3	7	1	1	3	7	1	1	3
8	ı	2	3	8	1	2	3	8	1	2	3	8	1	2	3
9	-	3	3	9	1	3	3	9	1	3	3	9	1	3	3
A	٥			A	0			Α	0	_		A	0	_	-
В	0	-	_	В	0	_		В	0	_		В	0	-	-
c	0	_	-	С	0	_	-	С	0	_	-	С	0	_	_
D	0	-	_	D	0	-	_	D	0	_		D	0	_	_
E	0	_		Е	0			E	0		_	Е	0	_	_
F	0	_		F	0	_	-	F	0	_		F	6		
•															
セル\$ 0 セル\$ 1					セル\$ 2				セル\$3						
J-F#0					ノード# 2					ノード#3					


[図7]




【図8】




【図9】




【図10】



【図11】



【図12】



.